L’International Solid State Circuits Conference s’est déroulée à San Francisco, Californie, du 3 au 7 février 2008. Cette conférence annuelle présente les avancées récentes dans le domaine des circuits intégrés (IC). Cette année, Intel a présenté deux grandes innovations : le processeur Tukwila et une nouvelle technologie de mémoire à changement de phase.
La première grande annonce concerne le nouveau processeur Itanium, processeur très haut de gamme pour le calcul haute performance (HPC). La nouvelle génération, appelée Tukwila, gravée en 65nm, présente plusieurs innovations pour Intel. Ce processeur sera quadruple-coeur, embarquera jusqu’au 30Mo de cache, intégrera le contrôleur mémoire, supportera l’Hyper-Threading et dépassera les 2 milliards de transistors, ce qui en fait le plus gros processeur jamais créé. Tukwila sera disponible à partir du second semestre 2008.
L’architecture Itanium a toujours péché par la lenteur relative de ses accès mémoire par rapport à sa capacité de calcul. Malgré des caches de niveau 2 et 3 de tailles gigantesques par rapport aux processeurs de bureau, ces processeurs sont fortement pénalisés lorsque le volume de données est plus important et que le nombre de calculs par donnée est relativement moins important.
Pour palier ces problèmes, Intel a introduit un système de contrôleur mémoire à l’intérieur du processeur cadencé à la même fréquence, qui sera couplé à un système d’interconnexion inter-processeur, un bus à très haute vitesse, remplaçant le FSB (Front Side Bus). Ce dernier système, anciennement appelé CSI, nommé QuickPath est comparable à la technologie HyperTransport d’AMD. QuickPath sera aussi présent sur les futurs processeurs professionnels Xeon de type Nehalem, ce qui permettra d’utiliser des chipsets identiques pour les futurs Xeon et les Tukwila. En effet, au lieu d’utiliser seulement deux états (l’état amorphe et l’état cristallin), ces chercheurs ont montré comment utiliser deux autres nouveaux états intermédiaires exploitables, ce qui permettrait donc de doubler la quantité d’information stockée. Pour cela, les chercheurs utilisent un verre de chalcogénure, nommé GST (Ge2Sb2Te5), contrôlé par un micro-radiateur et programmé par un algorithme sur la puce. Ces micro-radiateurs permettent d’atteindre les 4 états nécessaires. La lecture se fait par mesure de la résistance électrique entre deux électrodes positionnées sur chaque cellule de stockage.
Cette avancée dans la mémoire à changement de phase (PRAM) permet à cette technologie, encore à l’étude, de se rapprocher des capacités de stockage des mémoires flash. En outre, lors de cette conférence, des chercheurs d’Intel en partenariat avec STMicroelectronics, ont présenté un papier de recherche sur la possibilité de doubler la capacité des mémoires à changements de phase.
Source :
A Memory Breakthrough – https://www.technologyreview.com/Infotech/20148/
Pour en savoir plus, contacts :
– Sur l’ISSCC – https://www.isscc.org/isscc/
– Sur l’Itanium – https://en.wikipedia.org/wiki/Itanium
Code brève
ADIT : 52969
Rédacteur :
Jean-Baptiste Kempf – [email protected]
