Les récentes découvertes concernant leurs excellentes propriétés électroniques, comme la densité de courant ou la mobilité électronique, font des nanotubes de carbone simple paroi une des structures les plus populaires en nanoélectronique. Un des principaux challenges est l’assemblage de ces nanotubes en structures organisées utilisables en électronique, à grande échelle et à bas prix. Deux approches sont possibles : faire croître directement les nanotubes sur le substrat (par exemple lire "Comment obtenir une forêt de nanotubes orientés sur une surface métallique ?" – BE Etats-Unis 53 [1]), ou les assembler sur le substrat. Les méthodes pour la mise au point des nanotubes requièrent toutes une synthèse à haute température, couplée à des étapes de purification et de tri.
Très récemment, une équipe de chercheurs et d’ingénieurs de Northeastern University à Boston a donné le jour à une technique d’assemblage dans des structures à 3 dimensions en utilisant un champ électrique appliqué sur des nanotubes simples parois (SWNT) commerciaux, à température ambiante. Les chercheurs sont parvenus à fixer les SWNT dans de profonds trous cylindriques dans un patron d’aluminium poreux (Oxide d’aluminium anodique) recouvrant le substrat silicium, donnant l’impression d’avoir à faire à une brosse nanométrique. La couche d’aluminium est déposée par faisceau d’électron sur le silicium dopé n. Une solution de SWNTs chargés négativement est placée sur la couche d’aluminium poreux, et deux électrodes sont connectées respectivement au substrat silicium et à la solution de SWNTs. L’assemblage se fait alors sous l’effet d’un courant alternatif à 10MHz. Ainsi, une moyenne d’un nanotube par trou a été atteinte, sur une zone de 0.32cm2 ce qui représente plus d’un million de nanotubes. Les chercheurs ont enfin recouvert d’une couche d’or de 15nm d’épaisseur les extrémités supérieures des nanotubes, pour établir la connexion entre eux. Les caractéristiques, courant/tension, montrent bien que le courant circule entre la couche d’or et le substrat, alors que sur des échantillons de contrôle sans nanotubes, aucun courant n’est observé entre les deux couches : cela confirme que ce sont bien les nanotubes qui conduisent le courant.
La technique d’assemblage, qui ne nécessite pas de traitement à haute température, et qui permet de recouvrir rapidement des surfaces de l’ordre du centimètre carré, est donc très compétitive face à d’autres techniques d’assemblage. La méthode pourrait aussi s’appliquer à des plateformes en silicium déjà existantes, pour être utilisée en microélectronique, pour les systèmes d’affichage à émission de champ, pour les mémoires, ou encore les cellules photovoltaïques. La prochaine étape est d’intégrer ces structures à 3 dimensions avec la technologie actuelle CMOS et de créer des systèmes hybrides. De plus, le gain de place permettrait d’obtenir une plus grande densité de transistors. Encore une fois, la taille des éléments fabriqués et la simplicité du procédé de fabrication signifient des meilleures performances avec des prix plus bas.
Source :
– Article "3D nanotube assembly technique for nanoscale electronics", 22 Octobre 2008 – https://www.physorg.com/news143891566.html
– Publication IOP Publishing, accessible gratuitement jusqu’au 8 novembre 2008, après inscription gratuite : "Large scale 3D vertical assembly of single-wall carbon nanotubes at ambient temperatures", Evin Gultepe – https://www.iop.org/EJ/abstract/0957-4484/19/45/455309
Pour en savoir plus, contacts :
– Email: Srinivas Sridhar – [email protected]
– [1] "Comment obtenir une forêt de nanotubes orientés sur une surface métallique ?" – BE Etats-Unis 53 (27/10/2006) : https://www.bulletins-electroniques.com/actualites/39773.htm
Code brève
ADIT : 56482
Rédacteur :
Alban de Lassus, [email protected]
