Selon les panélistes de l’International Conference on Computer Aided Design qui s’est tenue à San Jose en Californie, des changements radicaux sont nécessaires dans la conception de puces pour faire face à la diminution du nombre d’atomes par transistor. Avec un nombre toujours plus petit d’atomes par transistor, les effets causés par les variations de la tension de seuil dues au nombre et à la position des dopants et aux défauts de fabrication deviennent de plus en plus gênants. Selon ces panélistes, il n’est plus raisonnable de penser pouvoir fabriquer des puces exemptes de défauts. Il faut maintenant au contraire concevoir des processeurs capables de fonctionner correctement, même lorsqu’une partie importante (1 à 5%, voire plus) de leurs transistors se trouve dans un état incorrect. Il faudra vraisemblablement faire face au même problème pour l’électronique "moléculaire", où une certaine redondance permettra de minimiser le problème. Ils voient en ces nouveaux défis l’opportunité de reprendre les développements d’outils de conception assistée par ordinateur utilisant l’intelligence artificielle ; ceux-ci permettraient de diminuer les temps de conception en faisant face à l’augmentation de la complexité des puces. On dégagerait deux orientations possibles pour ces outils : d’une part l’utilisation d’outils d’apprentissage automatique, qui pourraient reconnaître des contextes similaires et reprendre des solutions connues, d’autre part l’utilisation d’outils de fouille de données qui effectueraient des recherches parmi les modules déjà utilisés.

Source :

https://www.eet.com/news/design/showArticle.jhtml?articleID=173600548

Rédacteur :

Sébastien Morbieu, [email protected]